



1154.41135X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): Marko KARPPANEN  
Serial No.: 10 / 073,241  
Filed: FEBRUARY 13, 2002  
Title: METHOD AND DEVICE FOR IMPROVING THE RELIABILITY OF A  
COMPUTER SYSTEM

LETTER CLAIMING RIGHT OF PRIORITY

Assistant Commissioner for  
Patents  
Washington, D.C. 20231

MARCH 29, 2002

Sir:


Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s)  
the right of priority based on:

Finland Patent Application No. 19991735  
Filed: AUGUST 16, 1999

A certified copy of said Finland Patent Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

  
\_\_\_\_\_  
Donald E. Stout  
Registration No. 26,422

DES/rp  
Attachment

15524°

PATENTTI- JA REKISTERIHALLITUS  
NATIONAL BOARD OF PATENTS AND REGISTRATION

Helsinki 25.1.2002



ETUOIKEUSTODISTUS  
PRIORITY DOCUMENT

Hakija  
Applicant

Nokia Telecommunications Oy  
Helsinki

Patenttihakemus nro  
Patent application no

19991735

Tekemispäivä  
Filing date

16.08.1999

Kansainvälinen luokka  
International class

G06F

Keksinnön nimitys  
Title of invention

**"Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi"**

Hakijan nimi on hakemusdiaariin 05.12.1999 tehdyn nimenmuutoksen jälkeen **Nokia Networks Oy**.

The application has according to an entry made in the register of patent applications on 05.12.1999 with the name changed into **Nokia Networks Oy**.

Hakemus on hakemusdiaariin 25.01.2002 tehdyn merkinnän mukaan siirtynyt **Nokia Corporation** nimiselle yhtiölle, kotipaikka **Helsinki**.

The application has according to an entry made in the register of patent applications on 25.01.2002 been assigned to **Nokia Corporation, Helsinki**.

Täten todistetaan, että oheiset asiakirjat ovat tarkkoja jäljennöksiä patentti- ja rekisterihallitukselle alkuaan annetuista selityksestä, patenttivaatimuksista, tiivistelmästä ja piirustuksista.

This is to certify that the annexed documents are true copies of the description, claims, abstract and drawings originally filed with the Finnish Patent Office.

  
Pirjo Kaila  
Tutkimussihteeri

Maksu 50 €  
Fee 50 EUR

Maksu perustuu kauppa- ja teollisuusministeriön antamaan asetukseen 1027/2001 Patentti- ja rekisterihallituksen maksullisista suoritteista muutoksineen.

The fee is based on the Decree with amendments of the Ministry of Trade and Industry No. 1027/2001 concerning the chargeable services of the National Board of Patents and Registration of Finland.

Osoite:	Arkadiankatu 6 A	Puhelin:	09 6939 500	Telefax:	09 6939 5328
	P.O.Box 1160	Telephone:	+ 358 9 6939 500	Telefax:	+ 358 9 6939 5328
	FIN-00101 Helsinki, FINLAND				

**MENETELMÄ JA LAITE TIETOKONEJÄRJESTELMÄN TOIMINTAVAR-  
MUUDEN PARANTAMISEKSI**

Keksintö kohdistuu tietokonejärjestelmiin. Erityisesti keksinnön kohteena on menetelmä ja laite  
5 tietokonejärjestelmän toimintavarmuuden parantamiseksi.

**KEKSINNÖN TAUSTA**

Tietokonejärjestelmissä käytetään standardoituja väyläratkaisuja, joilla erilaiset oheislaitteet  
10 tai prosessorijärjestelmät yhdistetään toisiinsa. CompactPCI on PCI-väylään perustuva (PCI, Peripheral Component Interconnect), erityisesti teolliskäyttöön ja/tai sulautettuihin sovelluksiin tarkoitettujen tietokonejärjestelmien väyläratkaisu, jota käytetään me-  
15 kaanisesti vaativissa ympäristöissä. PCI-väylän ominaisuuksia on laajemmin kuvattu julkaisussa "PCI Local Bus Specification"; PCI Special Interest Group, June 1, 1995. Liitämme julkaisun viittauksella tähän hakemu-  
20 mukseen.

Väylälle liittyneet yksiköt kommunikoivat keskenään erityisen osoitussekvenssin avulla. Eräissä osoitussekvensseissä osoitettava yksikkö osoittaa osoitettavaa yksikköä tai odottaa vastausta osoitukseen  
25 niin kauan, kunnes osoitettava yksikkö vastaa. Jos osoitettava yksikkö on viallinen, se ei pysty vastaamaan osoitukseen, jolloin koko tietokone- tai mikroprosessorijärjestelmä jää odottamaan osoitusväylän vapautumista. Tämä voi aiheuttaa virhetilanteen koko järjestelmään. Eräs esimerkki tämän tyyppisestä tilanteesta syntyy CompactPCI-väylän eräissä osoitusmuo-  
30 doissa, joissa osoitussekvenssissä ei valvota väylän vapautusta. Tällöin ongelmatilanne syntyy, jos pistoyksikkö on viallinen, jolloin se saattaa pitää liitäntäpiirin kautta CompactPCI-väylän signaalin DEVSEL#  
35 aktiivisena ja signaalin TRDY# passiivisena osoittaen

huomanneensa olevansa osoituksen kohteena (DEVSEL#), mutta ei vielä valmiina toimenpiteisiin (TRDY#). PCI-väylää valvova järjestelmä jää odottamaan väylän vapautumista ja järjestelmän toiminta jumiintuu.

- 5 Tyypillisesti järjestelmän isäntäyksikölle on toteutettu ns. vahti-ajastin, joka on nollattava ennalta määrätyn aikavälein. Mikäli vahti-ajastinta ei nollata, suorittaa järjestelmä uudelleenkäynnistykseen eli resetin. Tästä voi seurata päättymätön silmukka ja
- 10 järjestelmän kaatuminen. Kuitenkin yllä kuvatussa esimerkkitilanteessa vahti-ajastinta ei välttämättä käynnistetä ollenkaan, tai se ei "huomaa" syntynyttä ongelmatilannetta.

- Keksinnön tarkoituksena on poistaa tai ainakin merkittävästi vähentää edellä kuvattuja ongelmia.
- 15 Lisäksi keksinnön tarkoituksena on tuoda esiin uudenlainen menetelmä ja laite, joilla vikatilanteessa voidaan erottaa vikaantunut yksikkö tietokonejärjestelmästä. Edelleen keksinnön tarkoituksena on parantaa
- 20 PCI-väyläjärjestelmän toimintavarmuutta yksinkertaisella väylään liitetyn laitteen sisäisellä valvontamekanismilla.

#### KEKSINNÖN YHTEENVETO

- 25 Esillä olevassa keksinnössä PCI-väylään liitetylle pistoyksikölle tai liitäntäpiirille, joka toimii väylän ja pistoyksikön rajapintana, järjestetään vahti-ajastin, jolla sisäisesti valvotaan pistoyksikön osoitusta. Tällöin ne virhetilanteet, joita ei välttämättä huomata PCI-väylän isäntäjärjestelmään toteutetuilla mekanismeilla, huomataan ja niiden aiheuttamilta ongelmilta voidaan välttyä.
- 30

- Keksinnön kohteena on menetelmä tietokonejärjestelmän toimintavarmuuden parantamiseksi. Tietokonejärjestelmään kuuluu väylä, joka on edullisesti CompactPCI-väylä. Lisäksi järjestelmään kuuluu liitäntäpiiri ja pistoyksikkö, joka yhdistetään väylään lii-
- 35

täntäpiirillä. Menetelmässä osoitetaan väylällä pistoyksikköä. Osoituksella tarkoitetaan esimerkiksi pistoyksikölle tulevia I/O- ja muistiosoituksia. Keksinnön mukaisesti seurataan liitántäpiirillä osoituksen kestoa, ja kun osoitus kestää yli ennalta määrätyn ajan, keskeytetään osoitus. Osoituksen seuranta voidaan toteuttaa siten, että liitántäpiirille järjestetään vahti-ajastin, joka käynnistetään ja mahdollisesti alustetaan alkutilaan pistoyksikön osoituksen käynnistyttyä. Jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon, suoritetaan osoituksen päättäminen esimerkiksi liitántäpiirin aloitteesta.

Eräässä menetelmän edullisessa sovelluksessa liitántäpiirillä suoritetaan TARGET ABORT -tyyppinen osoituksen päättäminen, joka kuvataan esimerkiksi edellä mainitussa julkaisussa "PCI Local Bus Specification" sivulla 41. Tällöin liitántäpiiri suorittaa osoituksen päättämisen, vaikka pistoyksikkö olisi epäkunnossa eikä itse pystyisi osoitusta päättämään.

Eräässä sovelluksessa liitántäpiirillä asetetaan SERR#-signaali aktiiviseksi väylällä, kun osoitus on päätetty. Väylän isäntäyksikkö voi näiden toimenpiteiden seurauksena kytkeä vikaantuneen pistoyksikön irti väylältä. Eräässä keksinnön edullisessa sovelluksessa asetetaan liitántäpiirillä Signaled System Error -bitti aktiiviseksi pistoyksikön statusrekisterissä, jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon. Statusrekisterin Signaled System Error -bitin perusteella pistoyksikkö havaitsee liitántäpiirin muodostaneen väylälle virheilmoituksen. Pistoyksikkö voi muuttaa toimintatilaansa tämän perusteella, esimerkiksi ilmaisemalla virhetilanteen pistoyksikköön kuuluvan ledin tai vastaavan vikaa ilmaisevan signaalin avulla. Myös yllä mainitut signaalit on kuvattu edellä mainitussa julkaisussa "PCI Local Bus Specification".

Lisäksi keksinnön kohteena on liitántäpiiri edellä kuvatun kaltaisen tietokonejärjestelmän toimintavarmuuden parantamiseksi. Keksin­nön mukaisesti liitántäpiiriin kuuluu vahti-ajastin, välineet ajastuksen  
 5 käynnistämiseksi osoituksen käynnistyttyä ja välineet osoituksen päättämiseksi, jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon. Eräässä edullisessa sovelluksessa väylä on CompactPCI-väylä. Liitántäpiiriin kuuluu edullisesti välineet osoituksen  
 10 päättämiseen. Lisäksi liitántäpiiriin kuuluu välineet SERR#-signaalin asettamiseksi aktiiviseksi väylällä, jos osoituksen kesto on ylittänyt vahti-ajastimeen ennalta asetetun aika-arvon tai kun liitántäpiiri on antanut ilmoituksen väylälle osoituksen keskeyttämisestä.  
 15 Edelleen liitántäpiiriin voi kuulua välineet Signaled System Error -bitin asettamiseksi aktiiviseksi pistoyksikön statusrekisterissä, jos osoituksen kesto on ylittänyt vahti-ajastimeen ennalta asetetun aika-arvon tai kun liitántäpiiri on antanut väylälle ilmoituksen  
 20 osoituksen keskeyttämisestä.

Keksinnön etuna on, että tietokonejärjestelmä havaitsee viallisen pistoyksikön ja pystyy erottamaan sen toiminnasta ilman käyttäjän toimenpiteitä. Edelleen keksinnön ansiosta vältytään koko järjestelmän vikatilanteelta, koska vioittunut ja osoitukseen vastaamaton yksikkö ei turhaan varaa järjestelmän resursseja. Samalla järjestelmän diagnostiikka kertoo huoltomiehelle, mikä järjestelmän pistoyksiköistä on korjattava. Vahti-ajastin on toteutettavissa liitántäpiirille helposti ja taloudellisesti, joten keksintö on  
 25 käyttökelppoinen useissa erilaisissa ympäristöissä.  
 30

#### KUVALUETTELO

Seuraavassa keksintöä selostetaan sovel-  
 35 lusesimerkkien avulla viittaamalla oheiseen piirustukseen, jossa

kuvat 1a ja 1b esittävät kaaviomaisesti erästä sovellusta keksinnön mukaisesta järjestelmästä;

kuva 2 esittää kaaviomaista yleiskuvaa eräseen keksinnön mukaiseen CompactPCI-väyläsovellukseen  
5 liittyyvästä signaloinnista; ja

kuva 3 esittää vuokaaviona erään sovelluksen keksinnön mukaisesta menetelmästä.

#### KEKSINNÖN YKSITYISKOHTAINEN SELOSTUS

10 Kuvassa 1a on esitetty kaaviomaisesti eräs keksinnön mukainen järjestelmä. Järjestelmään kuuluu väylä PCI, joka esimerkkitapauksessa on CompactPCI-väylä. CompactPCI-väylään on yhdistetty useita pistoyksiköitä  $2^1$ ,  $2^2$ ,  $2^3$  käyttäen liitäntäpiirejä 1. Järjestelmään kuuluva pistoyksikkö 2 voi olla esimerkiksi  
15 väylän isäntäyksikkö  $2^1$ , joita voi olla yksi tai useampia. Pistoyksikkö 2 voi olla myös renkiyksikkö  $2^2$ , sulautettu järjestelmä tai jokin järjestelmän ominaisuuksia lisäävä lisälaite  $2^3$ . Eräs esimerkki tietokonejärjestelmästä on Nokian valmistama DX200-puhelinkeskusjärjestelmä, jonka pistoyksiköt on yhdistetty CompactPCI-väylään.

CompactPCI-väylään liitettävälle komponenteille on asetettu tietyt vaatimukset, joiden mukaan  
25 niiden on toimittava. Näissä vaatimuksissa kuvataan PCI-väylän signalointi ja toiminta eri signaalien vastaanottamisen tai lähettämisen jälkeen. Näitä vaatimuksia ei tässä kuvata yksityiskohtaisemmin, vaan viitataan edellä mainittuun julkaisuun "PCI Local Bus Specification", jossa edellä mainitut vaatimukset on kuvattu yksityiskohtaisesti.

Liitäntäpiiri 1 on esimerkissä toteutettu erillisenä komponenttina pistoyksikön 2 yhteyteen, mutta se voi olla toteutettu myös osana pistoyksikköä.  
35 Liitäntäpiiri 1 on esimerkiksi FPGA-piirillä (FPGA, Field Programmable Gate Array) toteutettu toiminnallinen kokonaisuus, jolloin myös pistoyksikön 2 toiminto-

ja voidaan toteuttaa samalle piirille. Vastaavat toiminnot ovat toteutettavissa myös erilliskomponentein tai ASIC-piirillä (ASIC, Application Specific Integrated Circuit).

- 5 Liitântäpiiriin 1 kuuluu tarvittavat komponentit ja ohjelmalohkot, viittaamme edellä mainittuun julkaisuun, pistoyksikön 2 ja väylän PCI välisen kommunikoinnin toteuttamiseksi, jolloin se toimii linkkinä pistoyksikön 2 ja väylän toimintojen välillä.
- 10 Keksinnön mukaisesti liitântäpiiriin 1 kuuluu vahti-ajastin 3 (WDT, Watchdog Timer), joka seuraa väylän PCI osoitusten suoritusajoja ja aloittaa toimenpiteet virhetilanteen osoittamiseksi ja poistamiseksi, jos suoritus aika ylittää ennalta määrätyn aikarajan.
- 15 Kuvassa 1b on esitetty kaaviomaisesti eräs sovellus liitântäpiiristä 1. Liitântäpiirille kuuluu vahti-ajastimen 3 lisäksi välineet 4 vahti-ajastimen käynnistämiseksi pistoyksikölle 2 tulevan osoituksen käynnistyttyä. Käytännössä välineet 4 on toteutettu
- 20 liitântäpiirin signalointiosan yhteyteen ohjelmalohkolla, joka käynnistää ajastuksen havaittuaan tietyn signaalin tai signaalit aktiivisena. Myös muita mahdollisia ammattimiehen tuntemia tapoja voidaan käyttää välineiden 4 toteutukseen. Ohjelmalohko 4 myös tunnistaa liitântäpiiriin 1 yhdistetyn pistoyksikön 2 osoitteen. Näin varmistetaan, että vahti-ajastin käynnistyy ainoastaan oikealla pistoyksiköllä 2, jolloin harvemmin osoitettavat pistoyksiköt eivät aiheuta turhia vi-
- 25 kasignaaleja.
- 30 TARGET ABORT -tyyppinen osoituksen päättäminen toteutetaan tietyllä ohjelmaosalla tai -lohkolla 5, joka saa liipaisun päättämiseksi vahti-ajastimen 3 tilasta. Käytännössä liipaisuna on vahti-ajastimen ylivuoto. Tällöin liitântäpiirin 1 toiminnallisuus voi
- 35 pelastaa koko järjestelmän kaatumiselta, vaikka pistoyksikkö olisikin viallinen. TARGET ABORT -tyyppisellä osoituksen päättämällä tarkoitetaan epänormaalia



osoituksen päättämistä tilanteessa, jossa osoitettu pistoyksikkö (target) havaitsee fataalisen häiriön tai se ei pysty toteuttamaan pistoyksikölle osoitettua pyyntöä. Liitäntäpiirille 1 kuuluu myös välineet 6

5 SERR# -signaalin asettamiseksi aktiiviseksi väylällä, jos osoituksen kesto on ylittänyt vahti-ajastimeen 3 ennalta asetetun aika-arvon. Käytännössä tämäkin on liitäntäpiirin toiminnallinen ominaisuus ja välineet 6 voidaan toteuttaa sopivalla ohjelmalla tai ohjelmaloh-

10 kolla. SERR#-signaalin avulla raportoidaan järjestelmässä virheistä, jotka johtavat vakaviin järjestelmän toimintahäiriöihin. Edelleen välineillä 7 asetetaan Signaled System Error -bitti aktiiviseksi pistoyksikön 2 statusrekisterissä STATUS, jos osoituksen kesto on

15 ylittänyt vahti-ajastimeen 3 ennalta asetetun aika-arvon eli osoitus on keskeytetty. Myös tämä on liitäntäpiirin toiminnallinen ominaisuus ja välineet 7 voidaan toteuttaa sopivalla ohjelmalla tai ohjelmalohkol-

20 la. Edelleen todetaan, että vahti-ajastin 3 ja liitäntäpiirille toteutetut välineet 4 - 7 voidaan toteuttaa FPGA-piirille tai erilliskomponentein. Keksinnön mukainen toiminta voidaan toteuttaa kaikkiin liitäntäpiireihin 1 tai vain osaan niistä.

Kuvassa 2 esitetään eräs esimerkinomainen

25 tarkennus kuvissa 1a ja 1b esitetyistä komponenteista. Kuvassa 2 kuvataan lohkoakaaviotasolla pistoyksikön tai liitäntäyksikön liitäntäpiirillä olevia komponentteja ja signalointia. Liitäntäpiiri liittyy CompactPCI-väylään (CompactPCI BUS). Näiden komponenttien toiminta ja merkitys on ammattimiehelle selvää emmekä sen

30 vuoksi kuvaa niitä tarkemmin lukuun ottamatta keksinnön kannalta merkittäviä osia. Vahti-ajastin (kuvassa 2 Watchdog Timer) käynnistyy, kun PCI-väylän osoitusjakso alkaa eli kun väylällä osoitetaan liitäntäpiirin takana olevaa pistoyksikköä. Liitäntäpiiri havaitsee

35 osoituksen esimerkiksi aktiiviseksi asetetusta signaalista IDSEL, joka ilmaisee pistoyksikön valintaa.

Ennen kuin osoitus aloitetaan, PCI-väylän on pyydettävä pistoyksikön sisäinen väylä käyttöön asettamalla signaali PCI\_BREQ aktiiviseksi. Tämä on vahti-ajastimelle indikaatio käynnistyvistä osoituksesta ja se käynnistyy. Kun User interface -logiikka luovuttaa sisäisen väylän PCI-väylän käyttöön, asetetaan PCI\_BGNTn signaali aktiiviseksi ja vahti-ajastin saa samalla tiedon, että laskenta voidaan lopettaa. Tämä toimenpide nollaa vahti-ajastimen. Saatuaan sisäisen väylän käyttöönsä PCI-väylä aloittaa kirjoitus- tai lukujakson asettamalla PCI\_WRITE- tai PCI\_READ-signaalin aktiiviseksi.

Jos PCI-piiri on WAIT-tilassa, jolloin jokainen PCI-väyläjakso on kuitattava READYn-signaalilla, vahti-ajastin käynnistyy. Tällöin vahti-ajastin pysäytetään, kun READYn-signaali on aktiivisena, jolloin PCI\_WRITE- tai PCI\_READ-signaali passivoituu, mikä käytännössä tarkoittaa, että operaatio on suoritettu. PCI-piiri on WAIT-tilassa, kun kyseessä olevaan yksikköön ladataan ohjelmistoa tai FPGA-piirin koodia tai kun kyseessä oleva yksikkö vaatii kaikkien osoitusten olevan WAIT-pohjaisia. Kun PCI-piiri ei ole WAIT-tilassa, vahti-ajastin ei valvo yksittäisiä osoituksia, vaan ainoastaan yksikön sisäisen väylän varauspyyntöjä PCI\_BREQn- ja PCI\_BGNTn-signaalien perusteella.

Jos PCI-piirin ollessa WAIT-tilassa vahti-ajastimeen ajastettu aika kuluu umpeen, tehdään seuraavat toimenpiteet:

lopetetaan osoitus tai katkaistaan PCI-väyläjakso, passivoidaan yksikön väylälle tuleva ohjaussignaali,

alustetaan PCI-piirin sisäiset tilakoneet alkutilaan,

asetetaan SIGNED SYSTEM ERROR -bitti STATUS-rekisterissä,

asetetaan SIGNALLED TARGET ABORT -bitti STATUS-rekisterissä,

aktivoidaan SERR#-signaali CompactPCI-väylälle ja palataan alkutilaan odottamaan uutta osoitusta.

- 5 Käytännössä edelleen CompactPCI-väylän isäntäkoneen ohjelmisto poistaa viallisen pistoyksikön käytöstä ja viasta informoidaan järjestelmän ylläpidolle.

Kuvassa 3 on esitetty vuokaaviona erään keksinnön mukaisen menetelmän vaiheet. Kohdassa 10 väylältä PCI osoitetaan pistoyksikköä 1. Osoitus voi olla I/O-tyyppinen osoitus tai muistiosoitus. Osoittava laite voi olla esimerkiksi väylän isäntäyksikkö 2<sup>1</sup>. Kohdassa 11 liitäntäpiiri 1 havaitsee osoituksen ja käynnistää vahti-ajastimen 3. Kohdissa 12 ja 13 tarkistetaan osoituksen tila suhteessa vahti-ajastimeen 3. Jos osoitus lopetetaan ennen vahti-ajastimen 3 ylivuotoa, pysäytetään ajastin ja jätetään se lepotilaan odottamaan seuraavaa osoitusta. Jos vahti-ajastimen 3 ylivuoto tapahtuu, siirrytään kohtaan 14. Kohdassa 14 suoritetaan Target Abort -tyyppinen osoituksen päättäminen. Kohdassa 15 asetetaan SERR#-signaali aktiiviseksi väylälle PCI. Kohdassa 16 asetetaan Signaled System Error -bitti aktiiviseksi pistoyksikön 2 statusrekisterissä.

- 25 Keksintöä ei rajata pelkästään edellä esitetyistä sovellutusesimerkkejä koskevaksi, vaan monet muunnokset ovat mahdollisia pysyttäessä patenttivaatimusten määrittelemän keksinnöllisen ajatuksen puitteissa.

30

# PATENTTIVAATIMUKSET

1. Menetelmä tietokonejärjestelmän toiminta-  
varmuuden parantamiseksi, johon järjestelmään kuuluu:

väylä (PCI);

5 liitäntäpiiri (1); ja

pistoyksikkö (2), joka yhdistetään väylään liitän-  
täpiirillä (1); ja

jossa menetelmässä osoitetaan väylällä (PCI) pis-  
toyksikköä (2), t u n n e t t u siitä, että:

10 tarkkaillaan liitäntäpiirillä pistoyksikölle (2)  
tulevia osoituksia;

mitataan pistoyksikön osoituksen kesto; ja kun  
kesto ylittää ennalta määrätyn aikajakson,

päätetään osoitus.

15 2. Patenttivaatimuksen 1 mukainen menetelmä,  
t u n n e t t u siitä, että tarkkaillaan osoituksen kes-  
toa vahtiajastimella (3), johon on asetettu ennalta  
määrätty ajastus.

3. Patenttivaatimuksen 1 tai 2 mukainen mene-  
20 telmä, t u n n e t t u siitä, että päätetään osoitus lä-  
hettämällä väylälle (PCI) osoituksen päättämistä osoit-  
tava signaali.

4. Patenttivaatimuksen 1 mukainen menetelmä,  
t u n n e t t u siitä, että asetetaan liitäntäpiirillä  
25 (1) virhe-signaali aktiiviseksi väylällä (PCI), kun  
osoitus on päätetty.

5. Patenttivaatimuksen 1 mukainen menetelmä,  
t u n n e t t u siitä, että asetetaan liitäntäpiirillä  
(1) pistoyksikön (2) virhetilan ilmoitus aktiiviseksi  
30 pistoyksikön statusrekisterissä (STATUS), kun osoitus  
on päätetty.

6. Liitäntäpiiri tietokonejärjestelmän toi-  
mintavarmuuden parantamiseksi, johon järjestelmään  
kuuluu:

35 väylä (PCI);

pistoyksikkö (2), joka yhdistetään väylään (PCI)  
liitäntäpiirillä (1);

t u n n e t t u siitä, että liitântäpiiriin (1) kuuluu:

vahti-ajastin (3);

välineet (4) vahti-ajastimen käynnistämiseksi  
5 osoituksen käynnistyttyä; ja  
välineet (5) osoituksen päättämiseksi.

7. Patenttivaatimuksen 5 mukainen liitântäpiiri, t u n n e t t u siitä, että liitântäpiiriin (1) kuuluu välineet (5) osoituksen päättämistä osoittavan  
10 signaalin lähettämiseksi väylälle (PCI).

8. Patenttivaatimuksen 5 tai 6 mukainen liitântäpiiri, t u n n e t t u siitä, että liitântäpiiriin (1) kuuluu välineet (6) virhe-signaalin asettamiseksi aktiiviseksi väylällä (PCI).

15 9. Jonkin patenttivaatimuksista 6 - 8 mukainen menetelmä, t u n n e t t u siitä, että liitântäpiiriin (1) kuuluu välineet (7) pistoyksikön virhetilan ilmoituksen asettamiseksi aktiiviseksi pistoyksikön (2) statusrekisterissä (STATUS).

20 10. Patenttivaatimuksen 6 mukainen liitântäpiiri, t u n n e t t u siitä, että väylä (PCI) on CompactPCI-väylä.

(57) TIIVISTELMÄ

Keksinnön kohteena on menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi CompactPCI-väylällä. Tietokonejärjestelmään kuuluu väylä (PCI), liitäntäpiiri (1) ja pistoyksikkö (2), joka yhdistetään väylään liitäntäpiirillä (1). Menetelmässä järjestetään liitäntäpiirille (1) vahti-ajastin (3), joka käynnistetään pistoyksikön osoituksen käynnistyttyä ja suoritetaan osoituksen päättäminen, jos osoituksen kesto ylittää vahti-ajastimeen (3) ennalta asetetun aika-arvon. Keksinnön mukaiseen liitäntäpiiriin (1) kuuluu vahti-ajastin (3), välineet (4) ajastuksen käynnistämiseksi osoituksen käynnistyttyä ja välineet (5) osoituksen päättämiseksi, jos osoituksen kesto ylittää vahti-ajastimeen (3) ennalta asetetun aika-arvon.

(Fig. 1)




Fig. 1a




Fig. 1b




Fig. 2






Fig. 3